Home > Semua kategori > Komponen elektronik & Supplies >

Saham elektronik

S5300 papan pengembangan PCIE PCI EXPRESS X1 PCI-E X1 papan pengembangan FPGA

US $320

Perlindungan Pembeli

Garansi uang kembali Pengembalian dalam 15 Hari

Diperiksa oleh Exxxv (RU)
Great board for learning!!! A very fast getting.
Rincian Produk

Spesifik Item

  • Nama Merek: Fly thinking Dili Asia
Deskripsi Produk

platform pengembangan S5300PCI-EX1 Utama hardware spesifikasi:
FPGA: EP4CGX30CF23C8 (opsional EP4CGX50CF23, EP4CGX75CF23, pin sepenuhnya kompatibel), perangkat kecepatan juga opsional-6,-7 kecepatan tinggi perangkat. FPGA menyediakan KERAS IP dari PCI-E, menyadari perjanjian dari lapisan fisik dan perjanjian data link PCI-E 1.1, pengguna hanya perlu desain TLP (lapisan transmisi data) dan aplikasi lapisan PCI-E perjanjian, memiliki desain sederhana pengguna. PCI-E lapisan fisik dan data link oleh IP implementasi yang KERAS, tidak mengambil sumber daya FPGA, stabil dan dapat diandalkan.
64-bit 100 MHz SDRAM modul: Standar 32 M byte SDRAM memori chip, dapat memberikan 32 M, 64 M, 128 M byte kapasitas memori, dapat mencapai 100 (perangkat kecepatan-8)/133 (perangkat kecepatan-7) MHz frekuensi clock, bisa Untuk mencapai minimum 800 M byte/detik meledak kecepatan membaca dan menulis.
120 PENGGUNA GPIOS Input dan output: Dukungan IO tegangan 3.3 V, 2.5 V, 1.8 V dan 1.5 V, dukungan LVDS input dan output.
JTAG dan AS pelabuhan download: dukungan QUARTUS 11.0 di-sirkuit debugging dan mengkompilasi dan fungsi download, konfigurasi EPCS16 perangkat untuk memenuhi persyaratan konfigurasi maksimum EP4CGX70.

S5300PCI-EX1 platform pengembangan Perangkat Lunak Utama Spesifikasi:
PCI-EX1 KERAS IP: Ini diwujudkan dengan hardware dan tidak menempati sumber daya FPGA FPGA internal. ia menyadari lapisan fisik dan data link protocol PCI-E. stabil dan dapat diandalkan. ini mengadopsi AVALON ST antarmuka untuk lapisan dan lapisan aplikasi transmisi data antarmuka.
PCI-E data transmisi lapisan: sumber kode VHDL desain penuh, untuk mencapai PCI-E transfer data protokol lapisan (lapisan TLP), dukungan memori membaca, memori menulis, memori DMA membaca, memori DMA menulis, memori DMA membaca memori membaca Selesai beberapa TLP format paket lengkap, ukuran dukungan payload 8 sampai 128 byte data PAYLOAD secara otomatis variabel, antarmuka menggunakan AVALON ST antarmuka, langsung terhubung ke FPGA 's PCI-E HARD IP antarmuka.
pengguna aplikasi lapisan: sumber kode VHDL desain penuh, dukungan untuk input dan output antarmuka FIFO 64-bit, 32-bit SLAVE dipetakan memori membaca dan menulis antarmuka untuk mendukung input interupsi eksternal.
SDRAM memori membaca dan menulis antarmuka: sumber kode VHDL desain penuh, kontrol transmisi data input dan output ke SDRAM, transfer data dan caching.
Driver dan program pengujian: platform pengembangan driver dan aplikasi menggunakan VC6 platform pengembangan, DDK pengembangan alat dukungan, driver dan aplikasi untuk menyediakan kode sumber desain penuh, dukungan untuk DMA membaca dan menulis, pemetaan memori membaca dan menulis, masukan interupsi. sopir mendukung DMA kinerja membaca dan menulis tes, verifikasi data uji dan menyimpan file data fungsi DMA. Driver dan program pengujian menggunakan struktur driver WDM, dukungan WIN2000, XP, WIN7 dan sistem operasi lain.

S5300 port PCI-E platform pengembangan kecepatan tinggi data internal blok diagram adalah sebagai berikut:
 

The S5300 PCI-EXPRESSX1 Platform Pengembangan Kit berisi berikut:
S5300 PCI-E x1 platform pengembangan hardware papan sirkuit satu;
Onboard 32 Mbytes SDRAM;
BYTEBLASTER2 ALTERA download garis;
platform pengembangan ALTERA QUARTUS2 11.0 instalasi CD-ROM;
alat pengembangan DDK dan DRIVERWORKS driver CD;
kode sumber lengkap desain FPGA internal dan penggunaan manual dan instruksi;
kode sumber Driver lengkap desain dan penggunaan manual dan instruksi;
S5300 skema dan PCB perpustakaan desain sirkuit;

kinerja dan kompatibilitas, stabilitas pengujian
papan pengembangan diuji pada berikut yang PCI-E PC-kompatibel dan boot-up biasanya:
uji kinerja menggunakan siklus untuk memaksimalkan transmisi, setiap blok ukuran 512 K byte DMA, sesuai dengan tingkat aliran rata-rata dari 60 detik, dari 1 detik untuk transfer blok perhitungan jumlah DMA. dampak dari PCI-E kinerja di samping DMA blok ukuran, PCI-E 's PAYLOAD (data beban) juga mempengaruhi membaca dan menulis kinerja. umum PC chipset mendukung 128 byte DMA membaca dan menulis PAYLOAD, 128 byte DMA membaca dan menulis pemanfaatan PAYLOAD 82%, sejumlah kecil PC chipset mendukung 256 byte DMA membaca dan menulis PAYLOAD, yang dapat dibuka di dalam CMOS, meningkatkan kinerja membaca dan menulis, 256 byte PAYLOAD pemanfaatan yang DMA membaca dan menulis 91%.
DMA kinerja dari 128 byte data payload:
CPU sistem operasi DMA membaca (host memori untuk kartu) DMA menulis (kartu untuk memori host)
CORE-I3 XP 121 M Bytes/sec 176 M Byte/detik
CORE E7200 XP 113 Mbytes/sec 165 Mbytes/sec

DMA kinerja dari 256 byte data payload:
CPU sistem operasi DMA membaca (host memori untuk kartu) DMA menulis (kartu untuk memori host)
CORE-I3 XP 156 M byte/detik 187 M byte/detik
AMD965 XP 142 M Bytes/sec 192 M Byte/detik


S5300 PCI-EX1 platform pengembangan Aplikasi:
kecepatan & #8203 " ƒ 8203; industri akuisisi data, a/d, d/a transformasi data, pengolahan data
kecepatan tinggi kecepatan tinggi resolusi video akuisisi data, 1080 P real-time video capture tampilan;
kecepatan tinggi data buffering, kecepatan tinggi data enkripsi
kecepatan tinggi kontrol industri;
 

 

 

  • 5 Bintang 100%
  • 4 Bintang 0%
  • 3 Bintang 0%
  • 2 Bintang 0%
  • 1 Bintang 0%
5.0 / 5

Lihat semua 1 ulasan

ANDA JUGA MUNGKIN